PCI-SIG ha publicado esta semana la versión 0.5 de la especificación PCI-Express 7.0 para sus miembros: el segundo borrador de la especificación y la última oportunidad para que los miembros de PCI-SIG presenten nuevas funciones al estándar. PCI-SIG aprovechó la actualización para reiterar que el desarrollo del nuevo estándar sigue su curso para una versión final en 2025.
PCIe 7.0 es la próxima generación de la tecnología de interconexión informática, diseñada para aumentar las velocidades de transferencia de datos hasta 128 GT/s por pin, el doble de los 64 GT/s de PCIe 6.0 y el cuádruple de los 32 GT/s de PCIe 5.0. Esto permite que una conexión de 16 carriles (x16) admita 256 GB/s de ancho de banda en cada dirección simultáneamente (sin contar la sobrecarga de codificación). Estas velocidades resultarán muy útiles para los futuros centros de datos, así como para las aplicaciones de inteligencia artificial y computación de alto rendimiento que requieren tasas de transferencia de datos más rápidas, incluidas las tasas de transferencia de datos en red.
Para alcanzar estas tasas de transferencia de datos, PCIe 7.0 duplica la frecuencia de bus de la capa física en comparación con PCIe 5.0 y 6.0. Conserva la modulación de amplitud de pulso con señalización de cuatro niveles (PAM4), la codificación en modo FLIT 1b/1b y la corrección de errores hacia delante (FEC) utilizadas en PCIe 6.0. PCI-SIG indicó que la especificación PCIe 7.0 también se centra en mejorar los parámetros y la cobertura del canal, así como en mejorar la eficiencia energética.
En general, los ingenieros responsables de PCIe 7.0 tienen un gran reto por delante, ya que requiere duplicar la frecuencia de bus de la capa física, un desarrollo importante que PCIe 6.0 evitó con la señalización PAM4. Nada es gratis a la hora de mejorar la señalización de datos, y con PCIe 7.0 PCI-SIG vuelve, podría decirse, al modo de desarrollo «difícil», ya que la capa física necesita mejorarse una vez más, esta vez para funcionar a unos 30GHz. Queda por ver qué parte del trabajo pesado se realizará mediante señalización inteligente (y retemporizadores) y qué parte mediante mejoras puramente de materiales, como placas de circuito impreso (PCB) más gruesas y materiales de bajas pérdidas.
El siguiente paso importante para PCIe 7.0 es finalizar la versión 0.7 de la especificación, considerada un borrador completo en el que deben definirse plenamente todos los aspectos y verificarse las especificaciones eléctricas con chips de prueba. Tras esta iteración no se pueden añadir nuevas funciones. PCIe 6.0 acabó pasando por cuatro borradores principales (0.3, 0.5, 0.7 y 0.9), por lo que PCIe 7.0 probablemente siga la misma trayectoria. Debería pasar varios años hasta que el primer hardware PCIe 7.0 llegue a las tiendas una vez finalizado en 2025, ya que el proceso se prolonga mucho más allá de la publicación de la especificación final.
Objetivos funcionales de PCIe 7.0
PCI-SIG indicó que la especificación PCIe 7.0 sigue su curso para una publicación completa en 2025 e incluye los siguientes objetivos funcionales:
- Ofrece una tasa de bits bruta de 128 GT/s y hasta 512 GB/s de ancho de banda bidireccional en una configuración x16.
- Utiliza señalización PAM4 (modulación de amplitud de pulso de 4 niveles).
- Presta atención a los parámetros y al alcance del canal.
- Sigue alcanzando los objetivos de baja latencia y alta fiabilidad.
- Mejora la eficiencia energética.
- Mantiene la compatibilidad con todas las generaciones anteriores de la tecnología PCIe.
PCIe 7.0 está diseñado para ser una solución de interconexión escalable para mercados con gran densidad de datos, como Ethernet 800G, IA/ML, centros de datos a hiperescala, HPC, computación cuántica y la nube. A medida que la tecnología PCIe sigue evolucionando para satisfacer las demandas de alto ancho de banda, la arquitectura PCIe 7.0 se centra en los parámetros y el alcance del canal a la vez que mejora la eficiencia energética.
Antecedentes: borradores anteriores
En junio del año anterior, PCI-SIG publicó la versión 0.3 de PCIe 7.0. Los primeros trabajos comenzaron en 2022, cuando en la Conferencia de Desarrolladores de PCI-SIG el grupo anunció la especificación PCI Express 7.0.
«Durante 30 años, el principio rector de PCI-SIG ha sido “si lo construimos, vendrán”», afirmó Nathan Brookwood, Fellow en Insight 64. «Las primeras versiones paralelas de la tecnología PCI gestionaban cientos de megabytes por segundo, idóneas para las necesidades de gráficos, almacenamiento y redes de la década de 1990. En 2003, PCI-SIG evolucionó hacia un diseño en serie que admitía velocidades de gigabytes por segundo para dar cabida a discos de estado sólido más rápidos y a Ethernet 100MbE. Casi como un reloj, PCI-SIG ha duplicado el ancho de banda de la especificación PCIe cada tres años para afrontar los retos de las aplicaciones y los mercados emergentes. PCI-SIG ha anunciado ahora planes para duplicar la velocidad por carril hasta 512 GB/s (bidireccional), lo que la encamina a duplicar el rendimiento de la especificación PCIe en otro ciclo de 3 años.»
«Con la próxima especificación PCIe 7.0, PCI-SIG mantiene nuestro compromiso de 30 años de ofrecer especificaciones líderes en el sector que amplían los límites de la innovación», afirmó Al Yanes, presidente y director de PCI-SIG. «A medida que la tecnología PCIe sigue evolucionando para satisfacer las demandas de alto ancho de banda, nuestro grupo de trabajo se centrará en los parámetros y rangos de los carriles, así como en mejorar la eficiencia energética.»
Para la reunión de 2023, PCI-SIG había completado el primer borrador, la versión 0.3, lista para distribuirse entre los miembros. Los primeros borradores tienden a centrarse menos en los detalles técnicos públicos, y la versión 0.3 no fue una excepción. Aun así, completar el primer borrador era importante porque demostraba que el grupo había desarrollado con éxito los fundamentos técnicos básicos necesarios para una comunicación PCIe más rápida, algo nada fácil dada la necesidad de duplicar la frecuencia de bus de la capa física. En el plano eléctrico, PCIe 7.0 mantiene la codificación PAM4 + FLIT como su predecesor, por lo que el siguiente estándar ahorra un esfuerzo considerable en el desarrollo de la capa física al centrarse en el desarrollo de la capa lógica.
El ritmo de los estándares de PCI-SIG se basa en un ciclo de desarrollo de tres años, por lo que el anuncio del borrador iba en línea con lo previsto, con unos dos años más de desarrollo esperados. Suponiendo que el trabajo restante del borrador avance sin contratiempos, PCI-SIG prevé finalizar PCIe 7.0 en 2025. El programa de conformidad de la especificación debería estar en marcha para 2027. Las pruebas de conformidad y la certificación son necesarias antes de que pueda comercializarse cualquier hardware comercial de gran escala que utilice la nueva especificación y, salvo muy contadas excepciones, suelen tardar entre 2 y 2,5 años en completarse. Por ello, no se espera que los primeros productos comerciales PCIe 7.0 se lancen hasta al menos 2027.
Especificaciones de cableado
Mientras PCIe 7.0 está en desarrollo, el hardware para PCIe 6.0 sigue desarrollándose, e incluso los dispositivos PCIe 5.0 solo llevan poco tiempo disponibles. Junto con la especificación principal, PCI-SIG está completando áreas auxiliares, especialmente el cableado. Aunque tradicionalmente se piensa en PCIe como un bus enrutado a través de una placa de circuito impreso, el estándar siempre ha permitido el cableado. Con el nuevo estándar, PCI-SIG prevé que crezca el uso de cableado en servidores y otros equipos de gama alta, ya que las PCB tienen un alcance de canal limitado que empeora a medida que aumentan las frecuencias de la señal.
Para ello, PCI-SIG está desarrollando dos especificaciones de cableado que se espera publicar en el cuarto trimestre de ese año, que abarcan PCIe 5.0 y PCIe 6.0 (puesto que la frecuencia de la señal no cambia), así como cables internos y externos. El cableado interno conecta los dispositivos con otras partes del sistema (dispositivos y placas base/placas posteriores), mientras que el cableado externo se utiliza para conexiones entre sistemas. PCI Express va aproximadamente una generación por detrás de Ethernet en cuanto a tecnología de señalización y tasas de señalización absolutas, por lo que gran parte del desarrollo inicial de la señalización de cobre de alta velocidad ya lo había abordado el grupo de trabajo de Ethernet, lo que simplifica en cierta medida el desarrollo del estándar y del cableado PCIe. El desarrollo de cables es claramente más un caso de uso de servidor que de consumo, pero sigue siendo importante a medida que las empresas ensamblan sistemas y clústeres más potentes.
El futuro de PCIe: la tecnología óptica
Los ordenadores actuales dependen en gran medida del bus PCI Express, que hace un gran trabajo a la hora de satisfacer la necesidad de conexiones de alto ancho de banda entre componentes. A medida que las demandas siguen aumentando, PCI-SIG mira hacia el futuro. Mientras trabaja en PCIe 6.0 y 7.0, también está explorando un cambio radical hacia las interconexiones ópticas en lugar de las eléctricas tradicionalmente utilizadas. En agosto de 2023, PCI-SIG anunció la creación de un nuevo Grupo de Trabajo Óptico para ofrecer la tecnología PCIe sobre conexiones ópticas, diseñado para ser agnóstico respecto a la tecnología óptica, es decir, capaz de admitir una amplia gama de tecnologías ópticas a la vez que posiblemente desarrolle formatos específicos para cada tecnología.
«Las conexiones ópticas serán un avance importante para la arquitectura PCIe, ya que permitirán mayor rendimiento, menor consumo de energía, mayor alcance y menor latencia», afirmó Nathan Brookwood, Fellow en Insight 64. «Numerosos mercados y aplicaciones ávidos de datos, como la computación en la nube y la cuántica, los centros de datos a hiperescala y la computación de alto rendimiento, se beneficiarán de una arquitectura PCIe que aproveche las conexiones ópticas.»
«Estamos observando un gran interés del sector por ampliar el alcance del consolidado, multigeneracional y energéticamente eficiente estándar tecnológico PCIe mediante la habilitación de la conectividad óptica entre aplicaciones», afirmó Al Yanes, presidente y director de PCI-SIG. «PCI-SIG agradece las aportaciones del sector e invita a todos los miembros de PCI-SIG a unirse al Grupo de Trabajo Óptico, compartir su experiencia y ayudar a definir los objetivos y requisitos concretos del grupo de trabajo.»
Mientras el grupo de trabajo existente sigue avanzando hacia las tasas de datos de 128 GT/s de PCIe 7.0, el nuevo grupo de trabajo óptico se centra en hacer que la arquitectura PCIe sea más apta para la óptica. Publicado por primera vez en el año 2000, PCI Express se desarrolló originalmente en torno a conectores de borde de alta densidad que todavía se utilizan hoy. La especificación electromecánica de tarjetas PCIe (CEM) define el formato de las tarjetas de expansión utilizado durante las dos últimas décadas, que va de x1 a x16. Aunque CEM apenas ha cambiado durante muchos años (en gran parte para garantizar la compatibilidad descendente y ascendente), el propio estándar de señalización ha experimentado múltiples mejoras de velocidad: la velocidad de un solo carril PCIe ha aumentado 32 veces desde el año 2000, y PCI-SIG la volverá a duplicar con PCIe 7.0 en 2025. Debido al enorme aumento de los datos transmitidos por pin, el ancho de banda de frecuencia realmente utilizado ha aumentado de forma similar, y PCIe 7.0 está previsto que funcione a casi 32GHz.
Al desarrollar estándares más nuevos, PCI-SIG ha trabajado para minimizar estos problemas, utilizando métodos de señalización alternativos que no requieren frecuencias más altas (como el PAM4 de PCIe 6) y retemporizadores de rango medio a medida que mejoraban los materiales. Pero las limitaciones de frecuencia de las pistas de cobre dentro de las PCB nunca se han eliminado por completo, razón por la cual PCI-SIG creó un estándar oficial para PCIe basado en el cableado de cobre. El estándar de cableado PCIe 5.0/6.0 ofrece la opción de usar cables de cobre para transmitir PCIe dentro de un sistema (interno) y entre sistemas (externo); los cables de cobre relativamente gruesos tienen menos pérdidas de señal que las pistas de PCB, superando el corto alcance de canal de las comunicaciones de alta frecuencia. Aunque su finalidad es sustituir a los conectores CEM de PCIe en lugar de reemplazarlos por completo, su existencia pone de relieve los problemas que afronta la transmisión de señales de alta frecuencia por cobre, problemas que solo serán más difíciles cuando llegue PCIe 7.0.
Esto es lo que llevó a la formación del Grupo de Trabajo Óptico de PCI-SIG. Al igual que la comunidad de Ethernet, a menudo a la vanguardia de la innovación en señalización de alta frecuencia, PCI-SIG considera que las comunicaciones ópticas basadas en luz forman parte del futuro de PCIe, ya que ofrecen mayores distancias, mayores tasas de datos y menor consumo de energía que el cobre, cada vez más ávido de energía. En sentido estricto, llevar PCIe sobre conexiones ópticas no requiere un nuevo estándar óptico, y varios fabricantes ya ofrecen soluciones propietarias centradas en las conexiones externas. Pero los estándares ópticos se crearon para estandarizar cómo funciona y se comporta PCIe sobre fibra. PCI-SIG dejó claro que no desarrollará el estándar para ninguna tecnología óptica concreta, sino que pretende que sea agnóstico respecto a la tecnología, permitiendo la compatibilidad con una amplia gama de tecnologías ópticas.
El anuncio de PCI-SIG no se detiene en sustituir los cables de cobre por cables ópticos; el grupo también está considerando «el posible desarrollo de formatos específicos para cada tecnología». Aunque es poco probable que el clásico conector CEM desaparezca pronto (la compatibilidad descendente y ascendente es muy importante), es la forma más débil y difícil de ofrecer PCIe hoy en día. Si PCI-SIG considera nuevos formatos, el grupo de trabajo óptico al menos contemplará algún tipo de sucesor de CEM basado en óptica, lo que, de hacerse realidad, sería con diferencia el mayor cambio en los más de 23 años de historia de la especificación PCIe. Pero cualquier cambio de este tipo, si se produce, tardará años; el amplio cometido del grupo está a varios años de tener algún impacto, presumiblemente no antes del desarrollo de los estándares de cableado para PCIe 7.0, si no más directamente en la especificación PCIe 8.0. Cualquier uso serio de PCIe óptico parecería basarse en transceptores ópticos baratos (es decir, fotónica de silicio). A medida que PCIe empieza a aproximarse a los límites prácticos del cobre, el futuro de la interconexión de periféricos estándar del sector bien podría estar avanzando hacia la luz.
