PCIe 7.0: Neue Version veröffentlicht

Die PCI-SIG hat diese Woche Version 0.5 der PCI-Express-7.0-Spezifikation an ihre Mitglieder veröffentlicht – den zweiten Entwurf der Spezifikation und den letzten Aufruf an die PCI-SIG-Mitglieder, neue Funktionen für den Standard einzureichen. Die PCI-SIG nutzte das Update, um zu bekräftigen, dass die Entwicklung des neuen Standards weiterhin im Zeitplan für eine endgültige Version im Jahr 2025 liegt.

PCIe 7.0 ist die nächste Generation der Computer-Interconnect-Technologie und darauf ausgelegt, die Datenübertragungsgeschwindigkeit auf 128 GT/s pro Pin zu erhöhen – das Doppelte der 64 GT/s von PCIe 6.0 und das Vierfache der 32 GT/s von PCIe 5.0. Dadurch kann eine Verbindung mit 16 Lanes (x16) gleichzeitig in jede Richtung eine Bandbreite von 256 GB/s unterstützen (ohne Codierungs-Overhead). Solche Geschwindigkeiten werden für künftige Rechenzentren sowie für Anwendungen der künstlichen Intelligenz und des Hochleistungsrechnens, die höhere Datenübertragungsraten erfordern – einschließlich Netzwerk-Datenübertragungsraten –, sehr praktisch sein.

Um diese Datenübertragungsraten zu erreichen, verdoppelt PCIe 7.0 die Busfrequenz der physischen Schicht im Vergleich zu PCIe 5.0 und 6.0. Es behält die in PCIe 6.0 verwendete Pulsamplitudenmodulation mit vierstufiger Signalisierung (PAM4), die 1b/1b-FLIT-Modus-Codierung und die Vorwärtsfehlerkorrektur (FEC) bei. Die PCI-SIG erklärte, dass sich die PCIe-7.0-Spezifikation auch auf verbesserte Kanalparameter und Reichweite sowie auf eine verbesserte Energieeffizienz konzentriert.

Insgesamt haben die Ingenieure hinter PCIe 7.0 viel zu tun, da es die Verdopplung der Busfrequenz der physischen Schicht erfordert – eine bedeutende Entwicklung, die PCIe 6.0 mit der PAM4-Signalisierung umgangen hat. Bei der Verbesserung der Datensignalisierung gibt es nichts geschenkt, und mit PCIe 7.0 befindet sich die PCI-SIG wohl wieder im „Hard-Mode“ der Entwicklung, da die physische Schicht erneut verbessert werden muss – diesmal, um bei etwa 30 GHz zu arbeiten. Es bleibt abzuwarten, wie viel der Schwerstarbeit durch intelligente Signalisierung (und Retimer) und wie viel durch reine Materialverbesserungen wie dickere Leiterplatten (PCBs) und verlustarme Materialien geleistet wird.

Der nächste wichtige Schritt für PCIe 7.0 besteht darin, Version 0.7 der Spezifikation fertigzustellen, die als vollständiger Entwurf gilt, bei dem alle Aspekte vollständig definiert und die elektrischen Spezifikationen mit Testchips verifiziert sein müssen. Nach dieser Iteration können keine neuen Funktionen mehr hinzugefügt werden. PCIe 6.0 durchlief schließlich vier wichtige Entwürfe – 0.3, 0.5, 0.7 und 0.9 –, sodass PCIe 7.0 wahrscheinlich denselben Weg geht. Nachdem PCIe 7.0 im Jahr 2025 fertiggestellt ist, dürfte es noch mehrere Jahre dauern, bis die erste PCIe-7.0-Hardware in den Regalen steht, da sich der Prozess weit über die Veröffentlichung der endgültigen Spezifikation hinaus erstreckt.

Funktionsziele von PCIe 7.0

Die PCI-SIG erklärte, dass die PCIe-7.0-Spezifikation weiterhin im Zeitplan für eine vollständige Veröffentlichung im Jahr 2025 liegt und die folgenden Funktionsziele umfasst:

1. Bietet eine Brutto-Bitrate von 128 GT/s und bis zu 512 GB/s bidirektionale Bandbreite in einer x16-Konfiguration.
2. Nutzt die PAM4-Signalisierung (vierstufige Pulsamplitudenmodulation).
3. Achtet auf Kanalparameter und Reichweite.
4. Erreicht weiterhin die Ziele geringer Latenz und hoher Zuverlässigkeit.
5. Verbessert die Energieeffizienz.
6. Bewahrt die Abwärtskompatibilität mit allen früheren Generationen der PCIe-Technologie.

PCIe 7.0 ist als skalierbare Interconnect-Lösung für datenintensive Märkte wie 800G-Ethernet, KI/ML, Hyperscale-Rechenzentren, HPC, Quantencomputing und Cloud konzipiert. Da sich die PCIe-Technologie weiterentwickelt, um den Anforderungen hoher Bandbreite gerecht zu werden, konzentriert sich die PCIe-7.0-Architektur auf Kanalparameter und Reichweite bei gleichzeitiger Verbesserung der Energieeffizienz.

Hintergrund: Frühere Entwürfe

Im Juni des Vorjahres veröffentlichte die PCI-SIG Version 0.3 von PCIe 7.0. Die ersten Arbeiten begannen 2022, als die Gruppe auf der PCI-SIG Developer Conference die PCI-Express-7.0-Spezifikation ankündigte.

„Seit 30 Jahren lautet das Leitprinzip der PCI-SIG: ‚Wenn wir es bauen, werden sie kommen‘“, sagte Nathan Brookwood, Fellow bei Insight 64. „Frühe parallele Versionen der PCI-Technologie konnten Hunderte von Megabyte/Sekunde verarbeiten und waren ideal für die Grafik-, Speicher- und Netzwerkanforderungen der 1990er-Jahre geeignet. Im Jahr 2003 entwickelte sich die PCI-SIG zu einem seriellen Design weiter, das Geschwindigkeiten von Gigabyte/Sekunde unterstützte, um schnelleren Solid-State-Disks und 100MbE-Ethernet gerecht zu werden. Beinahe wie ein Uhrwerk hat die PCI-SIG die Bandbreite der PCIe-Spezifikation alle drei Jahre verdoppelt, um den Herausforderungen aufkommender Anwendungen und Märkte zu begegnen. Die PCI-SIG hat nun Pläne angekündigt, die Lane-Geschwindigkeit auf 512 GB/s (bidirektional) zu verdoppeln, was sie auf den Weg bringt, die Leistung der PCIe-Spezifikation in einem weiteren Dreijahreszyklus zu verdoppeln.“

„Mit der kommenden PCIe-7.0-Spezifikation setzt die PCI-SIG unser 30-jähriges Engagement fort, branchenführende Spezifikationen zu liefern, die die Grenzen der Innovation verschieben“, sagte Al Yanes, Präsident und Vorsitzender der PCI-SIG. „Da sich die PCIe-Technologie weiterentwickelt, um den Anforderungen hoher Bandbreite gerecht zu werden, wird sich der Fokus unserer Arbeitsgruppe auf Lane-Parameter und -Reichweiten sowie auf die Verbesserung der Energieeffizienz richten.“

Bis zum Treffen im Jahr 2023 hatte die PCI-SIG den ersten Entwurf, Version 0.3, fertiggestellt und war bereit, ihn an die Mitglieder zu verteilen. Frühe Entwürfe legen tendenziell weniger Wert auf öffentliche technische Details, und Version 0.3 war keine Ausnahme. Dennoch war die Fertigstellung des ersten Entwurfs wichtig, da sie zeigte, dass die Gruppe die für eine schnellere PCIe-Kommunikation erforderlichen technischen Kerngrundlagen erfolgreich entwickelt hatte – angesichts der erforderlichen Verdopplung der Busfrequenz der physischen Schicht keine leichte Aufgabe. Auf der elektrischen Seite bleibt PCIe 7.0 wie sein Vorgänger bei der PAM4+FLIT-Codierung, sodass der nächste Standard durch die Konzentration auf die Entwicklung der logischen Schicht erheblichen Aufwand bei der Entwicklung der physischen Schicht einspart.

Der Standardisierungstakt der PCI-SIG basiert auf einem dreijährigen Entwicklungszyklus, sodass die Ankündigung des Entwurfs im Zeitplan lag, mit etwa zwei weiteren Jahren erwarteter Entwicklung. Sofern die verbleibende Entwurfsarbeit reibungslos verläuft, erwartet die PCI-SIG, PCIe 7.0 im Jahr 2025 fertigzustellen. Das Konformitätsprogramm der Spezifikation sollte bis 2027 in Betrieb sein. Konformitätstests und Zertifizierung sind erforderlich, bevor größere kommerzielle Hardware, die die neue Spezifikation verwendet, ausgeliefert werden kann, und mit sehr wenigen Ausnahmen dauern diese in der Regel 2 bis 2,5 Jahre. Daher wird nicht erwartet, dass die ersten kommerziellen PCIe-7.0-Produkte vor mindestens 2027 auf den Markt kommen.

Verkabelungsspezifikationen

Während sich PCIe 7.0 in Entwicklung befindet, ist die Hardware für PCIe 6.0 noch in Entwicklung, und selbst PCIe-5.0-Geräte sind erst seit Kurzem erhältlich. Neben der Kernspezifikation arbeitet die PCI-SIG an ergänzenden Bereichen, insbesondere an der Verkabelung. Obwohl PCIe traditionell als ein über eine Leiterplatte geführter Bus betrachtet wird, erlaubte der Standard schon immer Verkabelung. Mit dem neuen Standard erwartet die PCI-SIG, dass die Verwendung von Verkabelung in Servern und anderen High-End-Geräten zunehmen wird, da Leiterplatten eine begrenzte Kanalreichweite haben, die sich mit steigenden Signalfrequenzen verschlechtert.

Zu diesem Zweck entwickelt die PCI-SIG zwei Verkabelungsspezifikationen, die voraussichtlich im vierten Quartal jenes Jahres veröffentlicht werden und PCIe 5.0 und PCIe 6.0 (da sich die Signalfrequenz nicht ändert) sowie interne und externe Kabel abdecken. Interne Verkabelung verbindet Geräte mit anderen Teilen innerhalb des Systems (Geräte und Mainboards/Backplanes), während externe Verkabelung für Verbindungen zwischen Systemen verwendet wird. PCI Express liegt in Bezug auf Signalisierungstechnik und absolute Signalisierungsraten etwa eine Generation hinter Ethernet zurück, sodass ein Großteil der anfänglichen Entwicklung der schnellen Kupfersignalisierung bereits von der Ethernet-Arbeitsgruppe behandelt worden war – was die Entwicklung des PCIe-Standards und der Verkabelung etwas vereinfacht. Die Kabelentwicklung ist eindeutig eher ein Anwendungsfall für Server als für Verbraucher, bleibt aber wichtig, da Unternehmen immer leistungsfähigere Systeme und Cluster zusammenfügen.

Die Zukunft von PCIe: Optische Technologie

Die heutigen Computer verlassen sich stark auf den PCI-Express-Bus, der den Bedarf an Verbindungen mit hoher Bandbreite zwischen Komponenten hervorragend deckt. Da die Anforderungen weiter steigen, blickt die PCI-SIG nach vorn. Während sie an PCIe 6.0 und 7.0 arbeitet, erkundet sie auch einen radikalen Wandel hin zu optischen Interconnects anstelle der traditionell verwendeten elektrischen. Im August 2023 kündigte die PCI-SIG die Gründung einer neuen Optical Working Group an, um PCIe-Technologie über optische Verbindungen bereitzustellen, die so konzipiert ist, dass sie unabhängig von der optischen Technologie ist – sie unterstützt ein breites Spektrum optischer Technologien und entwickelt möglicherweise technologiespezifische Formfaktoren.

„Optische Verbindungen werden ein wichtiger Fortschritt für die PCIe-Architektur sein, da sie höhere Leistung, geringeren Stromverbrauch, größere Reichweite und geringere Latenz ermöglichen“, sagte Nathan Brookwood, Fellow bei Insight 64. „Viele datenhungrige Märkte und Anwendungen wie Cloud- und Quantencomputing, Hyperscale-Rechenzentren und Hochleistungsrechnen werden von einer PCIe-Architektur profitieren, die optische Verbindungen nutzt.“

„Wir sehen ein starkes Brancheninteresse daran, die Reichweite des etablierten, generationenübergreifenden, energieeffizienten PCIe-Technologiestandards durch die Ermöglichung optischer Konnektivität zwischen Anwendungen zu erweitern“, sagte Al Yanes, Präsident und Vorsitzender der PCI-SIG. „Die PCI-SIG begrüßt Beiträge aus der Branche und lädt alle PCI-SIG-Mitglieder ein, der Optical Working Group beizutreten, ihr Fachwissen zu teilen und dabei zu helfen, konkrete Ziele und Anforderungen der Arbeitsgruppe zu gestalten.“

Während die bestehende Arbeitsgruppe weiter auf Datenraten von 128 GT/s in PCIe 7.0 hinarbeitet, konzentriert sich die neue optische Arbeitsgruppe darauf, die PCIe-Architektur optisch freundlicher zu gestalten. PCI Express, erstmals im Jahr 2000 veröffentlicht, wurde ursprünglich rund um hochdichte Randstecker entwickelt, die noch heute im Einsatz sind. Die PCIe Card Electromechanical Specification (CEM) definiert den in den letzten zwei Jahrzehnten verwendeten Steckkarten-Formfaktor, der von x1 bis x16 reicht. Während die CEM viele Jahre lang praktisch unverändert geblieben ist (vor allem, um Abwärts- und Aufwärtskompatibilität zu gewährleisten), hat der Signalisierungsstandard selbst mehrere Geschwindigkeits-Upgrades durchlaufen – die Geschwindigkeit einer einzelnen PCIe-Lane hat sich seit 2000 um das 32-Fache erhöht, und die PCI-SIG wird sie mit PCIe 7.0 im Jahr 2025 erneut verdoppeln. Aufgrund der enormen Zunahme der pro Pin übertragenen Daten hat sich die tatsächlich genutzte Frequenzbandbreite entsprechend erhöht, wobei PCIe 7.0 mit nahezu 32 GHz arbeiten soll.

Bei der Entwicklung neuerer Standards arbeitete die PCI-SIG daran, diese Probleme zu minimieren – mit alternativen Signalisierungsmethoden, die keine höheren Frequenzen erfordern (wie PCIe 6’s PAM4), und Mid-Range-Retimern, sobald sich die Materialien verbesserten. Doch die Frequenzbeschränkungen von Kupferleiterbahnen innerhalb von Leiterplatten wurden nie vollständig beseitigt, weshalb die PCI-SIG einen offiziellen Standard für PCIe auf Basis von Kupferverkabelung geschaffen hat. Der PCIe-5.0/6.0-Verkabelungsstandard bietet die Option, Kupferkabel zu verwenden, um PCIe innerhalb eines Systems (intern) und zwischen Systemen (extern) zu übertragen; relativ dicke Kupferkabel haben einen geringeren Signalverlust als Leiterbahnen und überwinden so die kurze Kanalreichweite der Hochfrequenzkommunikation. Obwohl er eher als Ersatz für PCIe-CEM-Stecker und nicht als vollständiger Ersatz gedacht ist, verdeutlicht seine Existenz die Probleme der Hochfrequenz-Signalübertragung über Kupfer – Probleme, die mit dem Eintreffen von PCIe 7.0 nur noch herausfordernder werden.

Dies führte zur Gründung der PCI-SIG Optical Working Group. Wie die Ethernet-Community, die oft an der Spitze der Hochfrequenz-Signalisierungsinnovation steht, sieht die PCI-SIG die lichtbasierte optische Kommunikation als Teil der Zukunft von PCIe – sie bietet größere Distanzen, höhere Datenraten und einen geringeren Stromverbrauch als zunehmend stromhungriges Kupfer. Streng genommen erfordert der Betrieb von PCIe über optische Verbindungen keinen neuen optischen Standard, und mehrere Anbieter bieten bereits proprietäre Lösungen mit Fokus auf externe Verbindungen an. Doch optische Standards wurden geschaffen, um zu standardisieren, wie PCIe über Glasfaser funktioniert und sich verhält. Die PCI-SIG stellte klar, dass sie den Standard nicht für eine einzige optische Technologie entwickeln, sondern ihn technologieunabhängig gestalten will, um die Unterstützung eines breiten Spektrums optischer Technologien zu ermöglichen.

Die Ankündigung der PCI-SIG hört nicht beim Ersetzen von Kupferkabeln durch optische Kabel auf; die Gruppe erwägt auch die „mögliche Entwicklung technologiespezifischer Formfaktoren“. Obwohl der klassische CEM-Stecker wohl nicht so bald verschwinden wird (Abwärts- und Aufwärtskompatibilität sind sehr wichtig), ist er die schwächste/schwierigste Art, PCIe heute bereitzustellen. Wenn die PCI-SIG neue Formfaktoren in Betracht zieht, wird die optische Arbeitsgruppe zumindest eine Art optisch basierten Nachfolger für CEM erwägen – was, falls es dazu käme, ohne Weiteres die größte Veränderung in der über 23-jährigen Geschichte der PCIe-Spezifikation wäre. Doch jede derartige Änderung, falls sie eintritt, liegt Jahre in der Zukunft; der breite Auftrag der Gruppe ist mehrere Jahre davon entfernt, irgendeine Wirkung zu entfalten – vermutlich nicht früher als die Entwicklung der Verkabelungsstandards für PCIe 7.0, wenn nicht sogar direkter im Hinblick auf die PCIe-8.0-Spezifikation. Jede ernsthafte Nutzung von optischem PCIe scheint auf günstigen optischen Transceivern (d. h. Siliziumphotonik) zu beruhen. Da PCIe beginnt, sich den praktischen Grenzen von Kupfer zu nähern, könnte sich die Zukunft des branchenüblichen Peripherie-Interconnects durchaus in Richtung Licht bewegen.